Module axi_cdc_intf

///////////////////////////////////////////////////////////////////////////////////////////////// ///////////////////////////////////////////////////////////////////////////////////////////////// ///////////////////////////////////////////////////////////////////////////////////////////////// /////////////////////////////////////////////////////////////////////////////////////////////////

Parameters

AXI_ID_WIDTH

AXI_ADDR_WIDTH

AXI_DATA_WIDTH

AXI_USER_WIDTH

LOG_DEPTH

Depth of the FIFO crossing the clock domain, given as 2**LOG_DEPTH.

Ports

src_clk_i

src_rst_ni

src

dst_clk_i

dst_rst_ni

dst

Types

id_t
addr_t
data_t
strb_t
user_t
aw_chan_t
w_chan_t
b_chan_t
ar_chan_t
r_chan_t
req_t
resp_t

Signals

src_req: req_t

dst_req: req_t

src_resp: resp_t

dst_resp: resp_t