Module clock_divider_counter

///////////////////////////////////////////////////////////////////////////// /////////////////////////////////////////////////////////////////////////////

Parameters

`BYPASS_INIT`

`DIV_INIT`

Ports

`clk`

`rstn`

`test_mode`

`clk_div`

`clk_div_valid`

`clk_out`